

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 3 年 7 月 1 8 日
Date of Application:


出 願 番 号 特 願 2 0 0 3 - 1 9 9 2 0 7
Application Number:
[ST. 10/C]: [J P 2 0 0 3 - 1 9 9 2 0 7]

出 願 人 セイコーエプソン株式会社
Applicant(s):

2 0 0 3 年 1 1 月 2 6 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康



出証番号 出証特 2 0 0 3 - 3 0 9 7 3 7 1



【書類名】 特許願

【整理番号】 J0100926

【提出日】 平成15年 7月18日

【あて先】 特許庁長官 殿

【国際特許分類】 G02F 1/133
G03B 21/00

【発明の名称】 トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器

【請求項の数】 11

【発明者】

 【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

 【氏名】 安川 昌宏

【発明者】

 【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

 【氏名】 川田 浩孝

【特許出願人】

 【識別番号】 000002369

 【氏名又は名称】 セイコーエプソン株式会社

【代理人】

 【識別番号】 100107836

 【弁理士】

 【氏名又は名称】 西 和哉

【代理人】

 【識別番号】 100064908

 【弁理士】

 【氏名又は名称】 志賀 正武

【選任した代理人】

【識別番号】 100101465

【弁理士】

【氏名又は名称】 青山 正和

【先の出願に基づく優先権主張】

【出願番号】 特願2003- 15100

【出願日】 平成15年 1月23日

【手数料の表示】

【予納台帳番号】 008707

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0302709

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器

【特許請求の範囲】

【請求項 1】 単結晶半導体層と、前記単結晶半導体層上に設けられたゲート絶縁膜とを少なくとも備えてなり、

前記ゲート絶縁膜が、前記単結晶半導体層上に形成された熱酸化膜と、この熱酸化膜上に形成された少なくとも一層の気相合成絶縁膜とを有することを特徴とするトランジスタ。

【請求項 2】 前記単結晶半導体層が単結晶シリコンからなることを特徴とする請求項 1 記載のトランジスタ。

【請求項 3】 前記単結晶半導体層がメサ型であることを特徴とする請求項 1 又は 2 記載のトランジスタ。

【請求項 4】 前記単結晶半導体層の膜厚が、15 nm 以上 60 nm 以下であることを特徴とする請求項 1～3 のいずれか一項に記載のトランジスタ。

【請求項 5】 前記ゲート絶縁膜における熱酸化膜の膜厚が、5 nm 以上 50 nm 以下であることを特徴とする請求項 1～4 のいずれか一項に記載のトランジスタ。

【請求項 6】 単結晶半導体層にチャネル領域及びソース・ドレイン領域を形成し、この単結晶半導体層上にゲート絶縁膜を介してゲート電極を形成するトランジスタの製造方法において、

前記ゲート絶縁膜の形成工程が、前記単結晶半導体層を熱酸化してその表面に熱酸化膜を形成する工程と、気相合成法によって前記熱酸化膜上に気相合成絶縁膜を形成する工程と、を少なくとも備えていることを特徴とするトランジスタの製造方法。

【請求項 7】 前記単結晶半導体層を熱酸化してその表面に熱酸化膜を形成する工程は、ドライ熱酸化処理とウェット熱酸化処理とを併用して行うことを特徴とする請求項 6 記載のトランジスタの製造方法。

【請求項 8】 請求項 1～5 のいずれか一項に記載のトランジスタ、あるい

は請求項 6 又は 7 記載の製造方法で得られたトランジスタを備えたことを特徴とする電気光学装置。

【請求項 9】 互いに対向する一対の基板間に電気光学物質が挟持されてなる電気光学装置であって、

表示領域となる領域に、請求項 1～5 のいずれか一項に記載のトランジスタ、あるいは請求項 6 又は 7 記載の製造方法で得られたトランジスタが、スイッチング素子として設けられていることを特徴とする電気光学装置。

【請求項 10】 請求項 1～5 のいずれか一項に記載のトランジスタ、あるいは請求項 6 又は 7 記載の製造方法で得られたトランジスタを備えたことを特徴とする半導体装置。

【請求項 11】 請求項 8 又は 9 記載の電気光学装置、あるいは請求項 10 記載の半導体装置を備えたことを特徴とする電子機器。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、絶縁耐圧性に優れたトランジスタとその製造方法、及びこのトランジスタを備えた電気光学装置、半導体装置、電子機器に関する。

【0002】

【従来の技術】

従来、単結晶シリコン基板（あるいは石英基板）上に埋め込みシリコン酸化膜と単結晶シリコン層とが順次積層された構造の SOI（Silicon On Insulator）基板が知られている。このような構成の SOI 基板を用いて単結晶シリコン層にトランジスタ集積回路を作り込む場合、各トランジスタを相互に絶縁分離する方法の 1 つとしてメサ型分離法がある。この分離法は、トランジスタを形成する領域を除いた領域の単結晶シリコン層を全て除去する方法であり、製造が容易かつ分離領域も狭くできるといった特徴を有しているため多用されている。また、このようにして分離形成された単結晶シリコン層を用いたトランジスタは、各種電気光学装置におけるスイッチング素子などとして好適に用いられている。

【0003】

前記の単結晶シリコン層を用いてトランジスタを形成する場合、通常は図15に示すようにこの単結晶シリコン層40を熱酸化し、その表面上にシリコン酸化膜からなる熱酸化膜41を形成してこれをゲート絶縁膜としている。

このような熱酸化法によると、単結晶シリコン層40は酸化種の拡散条件やその結晶方位の酸化速度差により、面方向における中央部分で相対的に酸化が進み易く、周辺部分で酸化が進みにくくなる。したがって、図15に示したように熱酸化膜41は、その中央部分で厚く形成され、周辺部分で薄く形成されるようになる。

【0004】

ところで、前記の単結晶シリコン層40は、その上面だけでなく側面からも熱酸化が進むことから、図15に示したように上面及び側面にてそれぞれその中央部分が厚く、周辺部分が薄くなる。すると、この単結晶シリコン層40の上端部、すなわち肩部41aでは、上面側での薄厚化と側面側での薄厚化とが共に起こることから、他の部分に比べ極端に薄い厚さとなり、また、その下地である単結晶シリコン層40の肩部40aは鋭く尖った形状となってしまう。

すると、この肩部40aに電界が集中しやすくなり、これによってトランジスタは熱酸化膜41の肩部41aでゲート絶縁破壊が起こりやすくなってしまう。また、このトランジスタでは、前記肩部40a（41a）での閾値が小さくなるといった問題もある。

【0005】

このような問題を解消するため従来では、肩部における酸化膜を他の部分より厚くしたものが知られている（例えば、特許文献1、特許文献2参照）。

また、特にゲート絶縁膜に着目した技術として、ゲート絶縁膜を多層構造にした技術も知られている（例えば、特許文献3、特許文献4、特許文献5、特許文献6、特許文献7、特許文献8参照）。

【0006】

【特許文献1】

特開平5-82789号公報

【特許文献2】

特開平 8-172198 号公報

【特許文献 3】

特開昭 60-164362 号公報

【特許文献 4】

特開昭 63-1071 号公報

【特許文献 5】

特開昭 63-316479 号公報

【特許文献 6】

特開平 2-65274 号公報

【特許文献 7】

特開平 2-174230 号公報

【特許文献 8】

特開平 10-111521 号公報

【0007】

【発明が解決しようとする課題】

しかしながら、前記の特許文献 1、2 では、肩部の酸化膜を他の部分より厚くするためのプロセスが複雑であり、コスト上で不利であるとともに、十分な歩留まりも期待できないといった新たな課題がある。

また、例えば図 16 に示すようなダブルゲート構造のように、単結晶シリコン層 40 上に複数のゲート 42、42 を、「ゲート材料の成膜」、「エッチングによるパターニング」といった公知の手法で形成した場合に、単結晶シリコン層 40 の周縁部にエッチ残り 42a が生じ、このエッチ残り 42a によってゲート電極 42、42 間が短絡してしまうといった課題もある。

【0008】

これは、特にチャネル領域やソース・ドレイン領域を形成する半導体層が単結晶シリコンであることから、例えば多結晶シリコンに比べ異方性速度が高く、したがって熱酸化後、図 17 に示すように熱酸化膜 41 の側部における下端部 41b が極端に細くなるからである。すなわち、このように熱酸化膜 41 の下端部 41b が極端に細くなると、この下端部 41b の下側にエッチ残り 42a が生じ易

くなってしまう、結果としてこのエッチ残り 42 a を介してゲート電極 42、42 間が短絡してしまうのである。なお、図 17 では、ゲート電極材料をエッチングした際、単結晶シリコン層 40 を形成した基板 43 もその表層部がオーバーエッチングされている状態を示している。このように基板 43 もオーバーエッチングされると、エッチ残り 42 a も大きくなり、したがって前述したゲート 42、42 間の短絡が起こり易くなってしまうのである。

【0009】

また、特許文献 3～8 については、これらは、チャネル領域及びソース・ドレイン領域を形成する半導体層が全て多結晶シリコンからなっている。ところが、多結晶シリコンを用いてこれにチャネル領域やソース・ドレイン領域を形成し、トランジスタを製造する場合、多結晶シリコン層を形成した後、この多結晶シリコン層を結晶化するため 1000℃以上の高温で結晶化を行う必要がある。しかしながら、このような高温処理を行うと、多結晶シリコン層とこれを形成した基板との間で熱膨張率差に起因して反りなどが発生し、甚だしい場合には割れが生じるおそれもある。

【0010】

本発明は前述した課題を解決するためになされたもので、その目的とするところは、十分な耐圧を有し、しかも容易なプロセスで形成することのできるゲート絶縁膜を備え、さらに高温での結晶化処理を不要にしたトランジスタとその製造方法、及びこのトランジスタを備えた電気光学装置、半導体装置、電子機器を提供することにある。

【0011】

【課題を解決するための手段】

前記目的を達成するため本発明のトランジスタは、チャネル領域及びソース・ドレイン領域を形成した単結晶半導体層と、前記単結晶半導体層の表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、を備えてなり、前記ゲート絶縁膜が、前記単結晶半導体層の表面上に形成された熱酸化膜と、この熱酸化膜上に形成された少なくとも一層の気相合成絶縁膜とからなることを特徴としている。

【0012】

このトランジスタによれば、チャネル領域及びソース・ドレイン領域を形成する半導体層が単結晶半導体層となっているため、この半導体層に対し、高温での結晶化処理が不要になる。また、熱酸化膜上に気相合成絶縁膜が形成されてゲート絶縁膜が構成されているので、前記単結晶半導体層の肩部についてみると、熱酸化膜部分では他の部分に比べ薄くはなるものの、この上に形成される気相合成絶縁膜については他の部分に比べ薄くなることなく同等の膜厚が確保される。したがって、これらの合計の膜厚でみると、肩部が他の部分に比べ極端に薄くなってしまうといったことがなく、よってこの肩部においても十分な耐圧が確保されるようになり、これにより肩部でのゲート絶縁破壊も防止されるようになる。また、ゲート絶縁膜形成のプロセスに関しても、従来に比べ単に気相合成による成膜工程が加わるだけであることからプロセスが複雑化せず、したがってコスト上も有利になり、歩留まりの低下も抑えられる。

【0013】

また、前記トランジスタにおいては、前記単結晶半導体層が単結晶シリコンからなるのが好ましい。

このようにすれば、例えば「単結晶半導体層」を多結晶の半導体層である「多結晶シリコン層」とした場合にその結晶化のため1000℃以上の高温処理が必要であったのに対し、このような高温処理が不要となり、したがって前述した反りや割れといった不都合を防止することができる。

【0014】

また、前記トランジスタにおいては、前記単結晶半導体層がメサ型であるのが好ましい。

このようにすれば、単結晶半導体層を容易にかつ分離領域も狭く形成することができるため、この単結晶半導体層を用いたトランジスタが、例えば各種電気光学装置におけるスイッチング素子などとして好適に用いられるようになる。

【0015】

また、前記トランジスタにおいては、前記単結晶半導体層の膜厚が、15 nm以上60 nm以下であるのが好ましい。

このようにすれば、単結晶半導体層の膜厚が 1 5 n m 以上であることにより、この単結晶半導体層へのコンタクトホール等の加工が支障なく行えるようになる。また、このトランジスタを例えば電気光学装置のスイッチング素子として用いた場合に、単結晶半導体層の膜厚が 6 0 n m 以下であることにより、この単結晶半導体層によるリーク電流が十分に小さくなる。

【 0 0 1 6 】

また、前記トランジスタにおいては、前記ゲート絶縁膜における熱酸化膜の膜厚が、5 n m 以上 5 0 n m 以下であるのが好ましい。

このようにすれば、特に膜厚が 5 0 n m 以下と薄いことにより、この熱酸化膜形成時の熱的負荷が軽減され、したがってこの熱的負荷に起因する欠陥の発生が防止される。なお、膜厚を 5 n m 未満にしようとしても、このような薄膜を良好な膜質でかつ設定通りの膜厚に形成するのは現状では困難である。

【 0 0 1 7 】

本発明のトランジスタの製造方法は、単結晶半導体層にチャネル領域及びソース・ドレイン領域を形成し、この単結晶半導体層上にゲート絶縁膜を介してゲート電極を形成するトランジスタの製造方法において、前記ゲート絶縁膜の形成工程が、前記単結晶半導体層を熱酸化してその表面に熱酸化膜を形成する工程と、気相合成法によって前記熱酸化膜上に気相合成絶縁膜を形成する工程と、を少なくとも備えていることを特徴としている。

【 0 0 1 8 】

このトランジスタの製造方法によれば、前述したようにチャネル領域及びソース・ドレイン領域を形成する半導体層を単結晶半導体層としているため、この半導体層に対し、高温での結晶化処理が不要になる。また、熱酸化膜上に気相合成絶縁膜を形成してゲート絶縁膜を構成しているので、前述したように肩部が他の部分に比べ極端に薄くなってしまふといったことがなく、よってこの肩部においても十分な耐圧を確保することができ、これにより肩部でのゲート絶縁破壊を防止することができる。また、ゲート絶縁膜形成のプロセスに関しては、従来に比べ単に気相合成による成膜工程が加わるだけであることからプロセスが複雑化せず、したがってコスト上有利になり、歩留まりの低下も抑えることができる。

【0019】

また、前記トランジスタの製造方法においては、前記単結晶半導体層を熱酸化してその表面に熱酸化膜を形成する工程は、ドライ熱酸化処理とウェット熱酸化処理とを併用して行うのが好ましい。

このようにすれば、形成する熱酸化膜の厚さが例えば10nm以下と薄く、ドライ熱酸化処理単独ではその膜厚制御が困難になる場合に、ウェット熱酸化処理を用いることにより、熱酸化温度を低くしてその分熱酸化速度を遅くし、これによって膜厚制御を可能にするとともに、発生する欠陥の低減化を図ることができる。

【0020】

本発明の電気光学装置は、前記のトランジスタ、あるいは前記製造方法で得られたトランジスタを備えたことを特徴としている。

この電気光学装置によれば、ゲート絶縁破壊が防止され、またプロセスが容易でコスト上有利になり、かつ歩留まりの低下も抑えられたトランジスタを備えるので、信頼性が高くコスト上も有利であり、さらに生産性も良好なものとなる。

【0021】

本発明の別の電気光学装置は、互いに対向する一对の基板間に電気光学物質が挟持されてなる電気光学装置であって、表示領域となる領域に、前記のトランジスタ、あるいは前記製造方法で得られたトランジスタが、スイッチング素子として設けられていることを特徴としている。

この電気光学装置によれば、ゲート絶縁破壊が防止され、またプロセスが容易でコスト上有利になり、かつ歩留まりの低下も抑えられたトランジスタがスイッチング素子として設けられているので、信頼性が高くコスト上も有利であり、さらに生産性も良好なものとなる。

【0022】

本発明の半導体装置は、前記のトランジスタ、あるいは前記製造方法で得られたトランジスタを備えたことを特徴としている。

この半導体装置によれば、ゲート絶縁破壊が防止され、またプロセスが容易で

コスト上有利になり、かつ歩留まりの低下も抑えられたトランジスタを備えてなるので、信頼性が高くコスト上も有利であり、さらに生産性も良好なものとなる。

【0023】

本発明の電子機器によれば、前記の電気光学装置、あるいは前記の半導体装置を備えたことを特徴としている。

この電子機器によれば、ゲート絶縁破壊が防止され、またプロセスが容易でコスト上有利になり、かつ歩留まりの低下も抑えられたトランジスタを有した装置を備えてなるので、信頼性が高くコスト上も有利であり、さらに生産性も良好なものとなる。

【0024】

【発明の実施の形態】

以下、本発明を詳しく説明する。

〔電気光学装置の製造方法〕

まず、本発明の電気光学装置を液晶パネルに適用した場合の一実施形態について説明する。図1は、本発明の電気光学装置の一実施形態である液晶パネルの全体構成を説明するための平面図であり、TFTアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た状態を示した平面図である。また、図2は、図1のA-A'断面図であり、図3は、図1のB-B'断面図である。

【0025】

図1および図2、図3に示す液晶パネル（電気光学装置）は、一对の基板間に液晶が封入されたものであり、一方の基板をなす薄膜トランジスタ（Thin Film Transistor、以下、TFTと略記する）アレイ基板10と、これに対向配置された他方の基板をなす対向基板20とを備えている。

図1は、TFTアレイ基板10をその上に形成された各構成要素とともに見た状態を示している。図1に示すように、TFTアレイ基板10の上には、シール材51がその縁に沿って設けられており、その内側には、シール材51に並行して額縁としての遮光膜（図1中には示さず）が設けられている。また、図1において、符号52は、表示領域を示している。なお、表示領域52は、額縁として

の前記遮光膜の内側の領域であり、液晶パネルの表示に使用する領域である。また、表示領域の外側は非表示領域（図示せず）となっている。

【0026】

非表示領域には、データ線駆動回路 1 0 1 および外部回路接続端子 1 0 2 が T F T アレイ基板 1 0 の一辺に沿って設けられ、走査線駆動回路 1 0 4 がこの一辺に隣接する 2 辺に沿って設けられ、プリチャージ回路 1 0 3 が残る一辺に沿って設けられている。さらに、データ線駆動回路 1 0 1、プリチャージ回路 1 0 3、走査線駆動回路 1 0 4 と外部回路接続端子 1 0 2 との間をつなぐための複数の配線 1 0 5 が設けられている。

また、対向基板 2 0 のコーナー部に対応する位置には、T F T アレイ基板 1 0 と対向基板 2 0 との間で電氣的導通をとるための導通材 1 0 6 が設けられている。そして、シール材 5 1 とほぼ同じ輪郭を持つ対向基板 2 0 が当該シール材 5 1 により T F T アレイ基板 1 0 に固着されている。

【0027】

また、図 2 および図 3 に示すように、T F T アレイ基板 1 0 は、石英などの光透過性の絶縁基板からなる基板本体 1 0 A と、その液晶層 5 0 側表面上に形成され、I T O (Indium Tin Oxide) 膜などの透明導電性膜からなる画素電極 9 a と、表示領域に設けられた画素スイッチング用 T F T (スイッチング素子) 3 0 および非表示領域に設けられた駆動回路用 T F T (スイッチング素子) 3 1 と、ポリイミド膜等の有機膜から形成され、ラビング処理等の所定の配向処理が施された配向膜 1 6 とを主体として構成されている。なお、前記の画素スイッチング用 T F T (スイッチング素子) 3 0 および駆動回路用 T F T (スイッチング素子) 3 1 は、後述するようにそれぞれ本発明におけるトランジスタの一例となるものである。

【0028】

他方、対向基板 2 0 は、透明なガラスや石英などの光透過性基板からなる基板本体 2 0 A と、その液晶層 5 0 側表面上に形成された対向電極 2 1 と、配向膜 2 2 と、金属などからなり、各画素部の開口領域以外の領域に設けられた遮光膜 2 3、および、遮光膜 2 3 と同じかあるいは異なる材料からなる額縁としての遮光

膜 53 とを主体として構成されている。

このように構成され、画素電極 9a と対向電極 21 とが対向するように配置された TFT アレイ基板 10 と対向基板 20 との間には、液晶層 50 が形成されている。

【0029】

また、図 2 に示すように、TFT アレイ基板 10 の基板本体 10A の液晶層 50 側表面上において、各画素スイッチング用 TFT 30 に対応する位置には、遮光層 11a が設けられている。また、遮光層 11a と複数の画素スイッチング用 TFT 30 との間には、第 1 層間絶縁膜 12 が設けられている。第 1 層間絶縁膜 12 は、画素スイッチング用 TFT 30 を構成する半導体層 1a を遮光層 11a から電氣的に絶縁するために設けられるものである。

【0030】

図 2 および図 3 に示すように、本発明におけるトランジスタとなる画素スイッチング用 TFT 30 および駆動回路用 TFT 31 は、LDD (Lightly Doped Drain) 構造を有しており、走査線 3a からの電界によりチャネルが形成される半導体層 1a のチャネル領域 1a'、ゲート電極 3c からの電界によりチャネルが形成される半導体層 1a のチャネル領域 1k'、走査線 3a 及びゲート電極 3c と半導体層 1a とを絶縁するゲート絶縁膜 2、データ線 6a、半導体層 1a の低濃度ソース領域 1b、1g 及び低濃度ドレイン領域 1c、1h、半導体層 1a の高濃度ソース領域 (ソース領域) 1d、1i 並びに高濃度ドレイン領域 1e、1j (ドレイン領域) を備えている。

【0031】

ここで、半導体層 1a は単結晶シリコンからなっている。この半導体層 1a の厚さとしては、15nm 以上とすることが望ましく、その場合に特に 15nm 以上、60nm 以下とするのが好ましい。15nm 未満であると、画素電極 9a とスイッチング素子 30、31 とを接続するコンタクトホールを設ける際の加工に悪影響を及ぼす恐れがあるからである。また、60nm を越えると、この半導体層 1a に光源からの光や反射光が入射し、縦クロストークが発生して表示性能に悪影響を及ぼすおそれがあるからである。すなわち、60nm 以下とすることに

より、例えば膜厚を 200 nm にした場合に比べ、光リークによるリーク電流を、1桁減らすことが可能になる。

【0032】

ゲート絶縁膜 2 は、本実施形態では積層構造、すなわち熱酸化膜（シリコン酸化膜）2 a と気相合成絶縁膜 2 b との積層構造となっている。熱酸化膜 2 a の厚さは、5～50 nm 程度、好ましくは 5～30 nm 程度とされる。また、特に半導体層 1 a の厚さを前述したように 15 nm 以上、60 nm 以下とした場合には、熱酸化膜 2 a の厚さは、5～50 nm 程度、好ましくは 5～20 nm 程度、さらに好ましくは 5～10 nm 程度とされる。熱酸化膜 2 a の膜厚の下限を 5 nm とし、またその上限値もなるべく薄くするようにしているのは、特に半導体層 1 a の厚さを 60 nm 以下と薄くした場合に、ゲート絶縁膜 2 における熱酸化膜 2 a の形成の際に熱応力に起因する欠陥が発生し易くなることから、熱酸化時における熱的負荷をなるべく軽減するためである。

なお、熱酸化膜 2 a の厚さを 5 nm 未満としようとしても、良好な膜質の熱酸化膜を設定通りの膜厚に形成するのが困難であることから、熱酸化膜 2 a の厚さの下限値を 5 nm としている。

【0033】

半導体層 1 a を厚さが 60 nm 以下の薄膜にしたときには、この薄膜にかかる熱酸化時のストレスが、例えば膜厚を 200 nm にした場合に比べて膜厚が薄い分大きくなるため、このストレスが緩和されず、したがってこの薄膜に欠陥が入りやすくなってしまう。よって、熱酸化膜 2 a の膜厚を薄く設定しておき、これに伴って熱酸化膜 2 a 形成時における熱酸化時間を短縮し、又は熱酸化温度を低くすることにより、半導体層 1 a にかかる熱的負荷を軽減し、欠陥が発生するのを防止するようにしているのである。

【0034】

なお、このような熱酸化膜 2 a の形成に際して、特にその膜厚を例えば 10 nm 以下の薄さにする場合には、半導体層 1 a の熱酸化を、ドライ熱酸化処理とウェット熱酸化処理とを併用して行うのが好ましい。

すなわち、例えば形成する熱酸化膜 2 a の厚さを 20 nm とすると、熱酸化と

して、1000℃のドライ熱酸化処理を行う場合に、その処理時間を18分間と比較的に短い時間にすることができ、これにより発生する欠陥の数を低減することができる。しかしながら、熱酸化膜2aの厚さをこれよりさらに薄くしようとすると、この温度でのドライ熱酸化では膜厚のコントロールが困難になってしまう。

【0035】

そこで、例えば形成する熱酸化膜2aの厚さを10nmとするときには、熱酸化として、900℃のドライ熱酸化処理を30分間行うことで発生する欠陥の数を低減することができる。または、750℃のウェット熱酸化処理を30分間行うことにより、発生する欠陥の数を大幅に低減することができる。具体的には、1000℃のドライ熱酸化処理を行った場合に比べ、900℃のドライ熱酸化処理を行った場合には、その欠陥数を1/10以下に低減することができる。また、1000℃のドライ熱酸化処理を行った場合に比べ、750℃のウェット熱酸化処理を行った場合には、その欠陥数を1/100以下に低減することができる。

【0036】

このように、形成する熱酸化膜2aの厚さが例えば10nm以下と薄く、ドライ熱酸化処理単独ではその膜厚制御が困難になる場合に、特にウェット熱酸化処理を用いることにより、熱酸化温度を低くしてその分熱酸化速度を遅くし、これによって膜厚制御を可能にすることができ、また熱的負荷を小さくすることで発生する欠陥の低減化を図ることができる。

なお、前記の、半導体層1aの熱酸化を、ドライ熱酸化処理とウェット熱酸化処理とを併用して行うとの意味は、設定された熱酸化膜2aの厚さに応じて、ドライ熱酸化処理とウェット熱酸化処理とを適宜に変更して用いるとの意味である。

【0037】

一方、気相合成絶縁膜2bは、後述するようにCVD法等によって成膜されたもので、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜等から選択された1種以上の膜からなるものである。このような気相合成絶縁膜2bの厚さ（2種

以上を形成した場合にはその合計厚さは10 nm以上とされる。また、ゲート絶縁膜2全体の厚さ、すなわち熱酸化膜2aと気相合成絶縁膜2bとの合計厚さは60～80 nm程度とされる。これは、特に画素スイッチング用TF T 30や駆動回路用TF T 31の駆動電圧を10～15 V程度に設定した場合に、前記範囲の厚さが耐圧を確保するうえで必要となるからである。

【0038】

なお、気相合成絶縁膜2bとして、シリコン窒化膜やシリコン酸窒化膜といった高誘電率材料を選択した場合、電流量を多くとれることからトランジスタのサイズの小型化を図ることができる。一方、気相合成絶縁膜2bとしてシリコン酸窒化膜を選択した場合には、その下層である熱酸化膜2aと同じ材質となることから、半導体層1に通じるコンタクトホール形成の際のエッチングが容易になる。

【0039】

また、この液晶パネルにおいては、図2に示すように、ゲート絶縁膜2を走査線3aに対向する位置から延設して誘電体膜として用い、半導体膜1aを延設して第1蓄積容量電極1fとし、さらにこれらに対向する容量線3bの一部を第2蓄積容量電極とすることにより、蓄積容量70が構成されている。容量線3bおよび走査線3aは、同一のポリシリコン膜、または、ポリシリコン膜と、金属単体、合金、金属シリサイド等の積層構造からなり、蓄積容量70の誘電体膜と画素スイッチング用TF T 30および駆動回路用TF T 31のゲート絶縁膜2とは、同一の高温酸化膜からなっている。また、画素スイッチング用TF T 30のチャネル領域1a'、ソース領域1d、ドレイン領域1eと、駆動回路用TF T 31のチャネル領域1k'、ソース領域1i、ドレイン領域1jと、第1蓄積容量電極1fとは、同一の半導体層1aからなっている。半導体層1aは、前述したように単結晶シリコンによって形成されたもので、SOI (Silicon On Insulator) 技術が適用されたTF T アレイ基板10に設けられたものである。

【0040】

また、図2に示すように、走査線3a、ゲート絶縁膜2及び第1層間絶縁膜12の上には第2層間絶縁膜4が形成されており、この第2層間絶縁膜4には、画素スイッチング用TF T 30の高濃度ソース領域1dへ通じるコンタクトホール

5、及び画素スイッチング用 TFT30 の高濃度ドレイン領域 1e へ通じるコンタクトホール 8 がそれぞれ形成されている。さらに、データ線 6a 及び第 2 層間絶縁膜 4 の上には第 3 層間絶縁膜 7 が形成されており、この第 3 層間絶縁膜 7 には画素スイッチング用 TFT30 の高濃度ドレイン領域 1e へのコンタクトホール 8 が形成されている。また、画素電極 9a は、このように構成された第 3 層間絶縁膜 7 の上面に設けられている。

【0041】

一方、図 3 に示すように、駆動回路用 TFT31 には画素電極 9a は接続されておらず、駆動回路用 TFT31 のソース領域 1i にはソース電極 6b が接続され、駆動回路用 TFT31 のドレイン領域 1j にはドレイン電極 6c が接続されている。

【0042】

次に、このような構成の液晶パネル（電気光学装置）の製造方法に基づき、本発明のトランジスタの製造方法を説明する。

まず、図 4～図 12 に基づき、図 1 および図 2、図 3 に示した液晶パネルの製造方法における TFT アレイ基板 10 の製造方法について説明する。なお、図 4 および図 5 と図 6～図 12 とは異なる縮尺で示している。

まず、図 4 および図 5 に基づいて、TFT アレイ基板 10 の基板本体 10A の表面上に、遮光層 11a と第 1 層間絶縁膜 12 とを形成する工程について詳細に説明する。なお、図 4 および図 5 は、各工程における TFT アレイ基板の一部分を、図 2 に示した液晶パネルの断面図に対応させて示す工程図である。

【0043】

はじめに、石英基板、ハードガラス等の透光性の基板本体 10A を用意する。そして、この基板本体 10A を、好ましくは N₂（窒素）等の不活性ガス雰囲気下、約 850～1300℃、より好ましくは 1000℃ の高温でアニール処理し、後に実施される高温プロセスにおいて基板本体 10A に生じる歪みが少なくなるように前処理することが望ましい。すなわち、製造工程において処理される最高温度に合わせて、基板本体 10A を同じ温度かそれ以上の温度で熱処理しておくことが望ましい。

このように処理された基板本体 10 A の表面上の全面に、図 4 (a) に示すように、Ti、Cr、W、Ta、Mo 及び Pb のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、CVD 法、電子ビーム加熱蒸着法などにより、例えば 150 ~ 200 nm の膜厚に堆積することにより、遮光材料層 11 を形成する。

【0044】

次に、基板本体 10 A の表面上の全面にフォトレジストを形成し、最終的に形成する遮光層 11 a のパターンを有するフォトマスクを用いてフォトレジストを露光する。その後、フォトレジストを現像することにより、図 4 (b) に示すように、最終的に形成する遮光層 11 a のパターンを有するフォトレジスト 207 を形成する。

次に、フォトレジスト 207 をマスクとして遮光材料層 11 のエッチングを行い、その後、フォトレジスト 207 を剥離することにより、基板本体 10 A の表面上における画素スイッチング用 TFT 30 の形成領域に、図 4 (c) に示すように、所定のパターン (図 2 参照) を有する遮光層 11 a を形成する。遮光層 11 a の膜厚は、例えば 150 ~ 200 nm とする。

【0045】

次に、図 5 (a) に示すように、遮光層 11 a を形成した基板本体 10 A の表面上に、スパッタリング法、CVD 法などにより、第 1 層間絶縁膜 12 を形成する。このとき、遮光層 11 a を形成した領域上には、第 1 層間絶縁膜 12 の表層部に凸部 12 a が形成される。第 1 層間絶縁膜 12 の材料としては、酸化シリコンや、NSG (ノンドープトシリケートガラス)、PSG (リンシリケートガラス)、BSG (ボロンシリケートガラス)、BPSG (ボロンリンシリケートガラス) などの高絶縁性ガラス等を例示することができる。

次に、第 1 層間絶縁膜 12 の表面を CMP (化学的機械研磨) 法などの方法を用いて研磨し、図 5 (b) に示すように前記凹部 12 a を除去して第 1 層間絶縁膜 12 の表面を平坦化する。第 1 層間絶縁膜 12 の膜厚については、約 400 ~ 1000 nm 程度、より好ましくは 800 nm 程度とする。

【0046】

次に、図6～図12に基づいて、第1層間絶縁膜12が形成された基板本体10AからTF Tアレイ基板10を製造する方法について説明する。なお、図6～図12は、各工程におけるTF Tアレイ基板の一部分を、図2に示した液晶パネルの断面図に対応させて示す工程図である。

図6(a)は、図5(b)の一部分を取り出して異なる縮尺で示す図である。図6(b)に示すように、図6(a)に示した表面が平坦化された第1層間絶縁膜12を有する基板本体10Aと、単結晶シリコン基板206aとの貼り合わせを行う。

【0047】

貼り合わせに用いる単結晶シリコン基板206aの厚さは例えば $600\mu\text{m}$ であり、予め単結晶シリコン基板206aの基板本体10Aと貼り合わせる側の表面には、酸化膜層206bが形成されていると共に、水素イオン(H^+)が、例えば加速電圧 100keV 、ドーズ量 $10\times 10^{16}/\text{cm}^2$ にて注入されている。酸化膜層206bは、単結晶シリコン基板206aの表面を $0.05\sim 0.8\mu\text{m}$ 程度酸化することにより形成される。

貼り合わせ工程は、例えば 300°C で2時間熱処理することにより2枚の基板を直接貼り合わせる方法を採用することができる。

【0048】

また、貼り合わせ強度をさらに高めるためには、熱処理温度を上げて 450°C 程度にする必要があるが、石英などからなる基板本体10Aの熱膨張係数と単結晶シリコン基板206aの熱膨張係数との間には大きな差があるため、このまま加熱すると単結晶シリコン層にクラックなどの欠陥が発生し、製造されるTF Tアレイ基板10の品質が劣化する恐れがある。クラックなどの欠陥の発生を抑制するためには、一度 300°C にて貼り合わせのための熱処理を行った単結晶シリコン基板206aを、ウェットエッチングまたはCMPによって $100\sim 150\mu\text{m}$ 程度まで薄くし、その後、さらに高温の熱処理を行うことが望ましい。例えば、 80°C の KOH 水溶液を用いて単結晶シリコン基板206aの厚さが $150\mu\text{m}$ となるようにエッチングし、その後、基板本体10Aとの貼り合わせを行い、さらに 450°C にて再び熱処理することにより貼り合わせ強度を高めることが

望ましい。

【0049】

次に、図6(c)に示すように、貼り合わせた単結晶シリコン基板206aの貼り合わせ面側の酸化膜206bと単結晶シリコン層206を残したまま、単結晶シリコン基板206aを基板本体10Aから剥離(分離)するための熱処理を行う。

この基板の剥離現象は、単結晶シリコン基板206a中に導入された水素イオンによって、単結晶シリコン基板206aの表面近傍のある層でシリコンの結合が分断されるために生じるものである。ここでの熱処理は、例えば、貼り合わせた2枚の基板を毎分20℃の昇温速度にて600℃まで加熱することにより行うことができる。この熱処理により、貼り合わせた単結晶シリコン基板206aが基板本体10Aから分離し、基板本体10Aの表面上には約200nm±5nm程度の単結晶シリコン層206が形成される。

【0050】

単結晶シリコン層206の膜厚については、前述した単結晶シリコン基板206aに対して行う水素イオン注入の加速電圧を変えることにより、例えば10nm~3000nmの範囲で任意に形成することができる。

なお、薄膜化した単結晶シリコン層206は、ここに述べた方法以外に、単結晶シリコン基板の表面を研磨して膜厚を3~5μmとした後、P A C E (P l a s m a A s s i s t e d C h e m i c a l E t c h i n g) 法によってその膜厚を0.05~0.8μm程度までエッチングして仕上げる方法や、多孔質シリコン上に形成したエピタキシャルシリコン層を、多孔質シリコン層の選択エッチングによって貼り合わせ基板上に転写するE L T R A N (E p i t a x i a l L a y e r T r a n s f e r) 法によっても得ることができる。

【0051】

さらに、第1層間絶縁膜12と単結晶シリコン層206との密着性を高め、貼り合わせ強度を高めるためには、基板本体10Aと単結晶シリコン層206とを貼り合わせた後に、急速熱処理法(RTA)などにより加熱することが望ましい。加熱温度としては、600℃~1200℃、望ましくは酸化膜の粘度を下げ、

原子的に密着性を高めるため 1050℃～1200℃で加熱することが望ましい。

【0052】

次に、図 6 (d) に示すように、フォトリソグラフィ工程、エッチング工程等によるメサ型分離法により、所定パターンの半導体層 1 a を形成する。特に、データ線 6 a 下で容量線 3 b が形成される領域及び走査線 3 a に沿って容量線 3 b が形成される領域には、画素スイッチング用 TFT 3 0 を構成する半導体層 1 a から延設された第 1 蓄積容量電極 1 f を形成する。なお、前記素子分離工程については、周知の LOCOS 分離法やトレンチ分離法を用いてもよい。

【0053】

次に、図 7 (a) に示すように、半導体層 1 a を約 750～1050℃の温度で熱酸化することにより、前述したように 5～50 nm 程度の厚さの熱酸化膜（シリコン酸化膜） 2 a を形成する。ここで、熱酸化法としては、前述したように特に形成する熱酸化膜 2 a の厚さに応じて、ドライ熱酸化処理又はウェット熱酸化処理を適宜に選択して用いる。

このとき、得られた熱酸化膜 2 a は、図 13 (a) に示すように半導体層 1 a の肩部 40 a 上において薄く形成されることになる。しかし、本発明においては、この熱酸化膜 2 a を従来の熱酸化膜より薄く形成しているため、肩部 40 a 上と他の部分との間での膜厚差が図 15 に示した従来のものに比べ少なくなる。

【0054】

次いで、図 7 (b) に示すように、気相合成法、例えば常圧又は減圧 CVD 法、蒸着法等により、シリコン酸化物、シリコン窒化物、又はシリコン酸窒化物を堆積成膜し、気相合成絶縁膜 2 b を形成する。すると、この気相合成絶縁膜 2 b はほぼ均一な厚さで前記熱酸化膜 2 a 上、及び第 1 層間絶縁膜 1 2 上に形成されることから、半導体層 1 a の肩部 40 a 上においても、図 13 (b) に示すように他の部分と同等の厚さとなる。したがって、熱酸化膜 2 a と気相合成絶縁膜 2 b とからなる本発明のゲート酸化膜 2 は、肩部 40 a 上においても他の部分に比べ極端に薄くなってしまふといったことがなく、よってこの肩部 40 a 上においても十分な耐圧が確保されたものとなる。

なお、この気相合成絶縁膜 2 b については、単層で形成してもよく、また、前記絶縁材料より選択された 2 種以上の膜による積層膜としてもよい。また、その膜厚としては、前述したように 10 nm 以上とする。これは、10 nm 未満に形成しようとしても、良好な膜質のものが得られないからである。

【0055】

このようにして熱酸化膜 2 a、気相合成絶縁膜 2 b をそれぞれ形成したら、不活性ガス中、例えば窒素やアルゴン中にて 900～1050℃程度の温度によるアニール処理を行い、前記熱酸化膜 2 a、気相合成絶縁膜 2 b の積層構造を有するゲート酸化膜 2 を得る。ここで、このゲート酸化膜 2 の膜厚、すなわち熱酸化膜 2 a と気相合成絶縁膜 2 b との合計厚さについては、前述したように 60～80 nm 程度となるようにするのが好ましい。

【0056】

次に、図 8 (a) に示すように、N チャネルの半導体層 1 a に対応する位置にレジスト膜 301 を形成する一方で、図示を省略する P チャネルの半導体層 1 a に P (リン) などの V 族元素のドーパント 302 を低濃度で (例えば、P イオンを 70 keV の加速電圧、 $2 \times 10^{11} / \text{cm}^2$ のドーズ量にて) ドープする。

次に、図 8 (b) に示すように、図示を省略する P チャネルの半導体層 1 a と対応する位置にレジスト膜を形成する一方で、N チャネルの半導体層 1 a に B (ホウ素) などの III 族元素のドーパント 303 を低濃度で (例えば、B イオンを 35 keV の加速電圧、 $1 \times 10^{12} / \text{cm}^2$ のドーズ量にて) ドープする。

【0057】

次に、図 8 (c) に示すように、基板 10 の表面にレジスト膜 305 を形成する。そして、P チャネルについては、図 8 (a) に示した工程の約 1～10 倍のドーズ量の P などの V 族元素のドーパント 306、N チャネルについては、図 8 (b) に示した工程の約 1～10 倍のドーズ量の B などの III 族元素のドーパント 306 をそれぞれドープする。

次に、図 8 (d) に示すように、半導体層 1 a を延設してなる第 1 蓄積容量電極 1 f を低抵抗化するため、基板本体 10 A 表面の第 1 蓄積容量電極 1 f 以外の部分に対応する部分にレジスト膜 307 (走査線 3 a よりも幅が広い) を形成し

、これをマスクとしてその上からPなどのV族元素のドーパント308を低濃度で（例えば、Pイオンを70keVの加速電圧、 $3 \times 10^{14} / \text{cm}^2$ のドーズ量にて）ドーピングする。

【0058】

次に、図9（a）に示すように、第1層間絶縁膜12に遮光層11aに達するコンタクトホール13を反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより、あるいはウエットエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール13等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。ただし、ドライエッチングとウエットエッチングとを組み合わせると開孔すれば、これらのコンタクトホール13等をテーパー状にできるので、配線接続時の断線を防止できるという利点が得られる。

【0059】

次に、図9（b）に示すように、減圧CVD法等によりポリシリコン層3を350nm程度の厚さで堆積し、その後、リン（P）を熱拡散してポリシリコン膜3を導電化する。又は、Pイオンをポリシリコン膜3の成膜と同時に導入したドーパントシリコン膜を用いてもよい。これにより、ポリシリコン層3の導電性を高めることができる。さらに、ポリシリコン層3の導電性を高めるため、ポリシリコン層3の上部に、Ti、W、Co及びMoのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、CVD法、電子ビーム加熱蒸着法などにより、例えば150～200nmの膜厚に堆積した層構造にしてもよい。

次に、図9（c）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図2に示した所定パターンの走査線3aと共に容量線3bを形成する。なお、この後、基板本体10Aの裏面に残存するポリシリコンを基板本体10Aの表面をレジスト膜で覆ってエッチングすることにより除去する。

【0060】

次に、図9（d）に示すように、半導体層1aに駆動回路用TFET31のPチ

チャネルのLDD領域を形成するために、Nチャネルの半導体層1aに対応する位置をレジスト膜309で覆い、ゲート電極3cを拡散マスクとして、BなどのII族元素のドーパント310を低濃度で（例えば、BF₂イオンを90keVの加速電圧、 $3 \times 10^{13} / \text{cm}^2$ のドーズ量にて）ドーピングし、Pチャネルの低濃度ソース領域1g及び低濃度ドレイン領域1hを形成する。

【0061】

続いて、図9（e）に示すように、半導体層1aに画素スイッチング用TF₃₀T及び駆動回路用TF₃₁TのPチャネルの高濃度ソース領域1d、1i及び高濃度ドレイン領域1e、1jを形成するために、Nチャネルの半導体層1aに対応する位置をレジスト膜309で覆った状態で、かつ、図示はしていないが走査線3aよりも幅の広いマスクでレジスト層をPチャネルに対応する走査線3a上に形成した状態で、同じくBなどのIII族元素のドーパント311を高濃度で（例えば、BF₂イオンを90keVの加速電圧、 $2 \times 10^{15} / \text{cm}^2$ のドーズ量にて）ドーピングする。

【0062】

次に、図10（a）に示すように、半導体層1aに画素スイッチング用TF₃₀T及び駆動回路用TF₃₁TのNチャネルのLDD領域を形成するため、Pチャネルの半導体層1aに対応する位置をレジスト膜（図示せず）で覆い、走査線3a（ゲート電極）を拡散マスクとして、PなどのV族元素のドーパント60を低濃度で（例えば、Pイオンを70keVの加速電圧、 $6 \times 10^{12} / \text{cm}^2$ のドーズ量にて）ドーピングし、Nチャネルの低濃度ソース領域1b、1g及び低濃度ドレイン領域1c、1hを形成する。

【0063】

続いて、図10（b）に示すように、半導体層1aに画素スイッチング用TF₃₀T及び駆動回路用TF₃₁TのNチャネルの高濃度ソース領域1d、1i及び高濃度ドレイン領域1e、1jを形成するため、走査線3aよりも幅の広いマスクでレジスト62をNチャネルに対応する走査線3a上に形成した後、同じくPなどのV族元素のドーパント61を高濃度で（例えば、Pイオンを70keVの加速電圧、 $4 \times 10^{15} / \text{cm}^2$ のドーズ量にて）ドーピングする。

【0064】

次に、図10(c)に示すように、容量線3b及び走査線3aを覆うように、例えば常圧又は減圧CVD法によってNSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜4を形成する。この第2層間絶縁膜4の膜厚としては、約500～1500nmとするのが好ましく、800nmとするのがより好ましい。

この後、高濃度ソース領域1d、1i及び高濃度ドレイン領域1e、1jを活性化するため、約850℃のアニール処理を20分程度行う。

【0065】

次に、図10(d)に示すように、データ線に対するコンタクトホール5を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングによりあるいはウエットエッチングにより形成する。また、走査線3aや容量線3bを図示しない配線と接続するためのコンタクトホールも、コンタクトホール5と同一の工程により第2層間絶縁膜4に開孔する。

【0066】

次に、図11(a)に示すように、スパッタ処理等によって第2層間絶縁膜4の上に、遮光性のAl等の低抵抗金属や金属シリサイド等を金属膜6として、約100～700nmの厚さ、好ましくは約350nmに堆積する。

さらに、図11(b)に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線6aを形成する。

次に、図11(c)に示すように、データ線6a上を覆うように、例えば常圧又は減圧CVD法により、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第3層間絶縁膜7を形成する。第3層間絶縁膜7の膜厚は、約500～1500nmとするのが好ましく、さらに800nmとするのがより好ましい。

【0067】

次に、図12(a)に示すように、画素スイッチング用TFT30において、画素電極9aと高濃度ドレイン領域1eとを電氣的に接続するためのコンタクトホール8を、反応性エッチング、反応性イオンビームエッチング等のドライエッ

チングあるいはウエットエッチングにより形成する。

次に、図 12 (b) に示すように、スパッタ処理等によって第 3 層間絶縁膜 7 の上に、ITO 等の透明導電性薄膜 9 を約 50 ～ 200 nm の厚さに堆積する。

【0068】

さらに、図 12 (c) に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極 9a を形成する。なお、本実施形態の液晶装置が反射型液晶装置である場合には、Al 等の反射率の高い不透明な材料から画素電極 9a を形成してもよい。

続いて、画素電極 9a の上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜 16 が形成される。

以上のようにして、TFT アレイ基板 10 が製造される。

【0069】

次に、対向基板 20 の製造方法及び TFT アレイ基板 10 と対向基板 20 とから液晶パネルを製造する方法について説明する。

図 2 に示した対向基板 20 については、基板本体 20A としてガラス基板等の光透過性基板を用意し、基板本体 20A の表面上に、遮光膜 23 及び周辺見切りとしての遮光膜 53 を形成する。遮光膜 23 及び周辺見切りとしての遮光膜 53 は、例えば Cr、Ni、Al などの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。なお、これらの遮光膜 23、53 は、前記の金属材料の他、カーボンや Ti などをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。

【0070】

その後、スパッタリング法などによって基板本体 20A の表面上の全面に、ITO 等の透明導電性薄膜を約 50 ～ 200 nm の厚さに堆積し、対向電極 21 を形成する。さらに、対向電極 21 の表面上の全面にポリイミドなどの配向膜の塗布液を塗布し、その後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜 22 を形成する。

以上のようにして、対向基板 20 が製造される。

【0071】

最後に、前述のように製造されたTFTアレイ基板10と対向基板20とを、配向膜16及び22が互いに対向するようにシール材51によって貼り合わせる。そして、真空吸引法などの方法により、両基板間の空間に例えば複数種類のネマティック液晶を混合してなる液晶を吸引し、所定の厚みを有する液晶層50を形成する。これにより、前記構造の液晶パネルが得られる。

【0072】

このような液晶パネル（電気光学装置）の製造方法において、特に画素スイッチング用TFT30、駆動回路用TFT31の製造方法にあつては、チャンネル領域1a'（1k'）等を形成する半導体層1aを単結晶シリコン層としているので、例えばこの半導体層1aを多結晶シリコン層とした場合にその結晶化のため1000℃以上の高温処理が必要であつたのに対し、このような高温処理が不要となる。

【0073】

また、熱酸化膜2a上に気相合成絶縁膜2bを形成してゲート絶縁膜2を構成しているので、その肩部（図13に示した半導体層1aの肩部40aの上側部分）が他の部分に比べ極端に薄くなってしまうといったことがなく、よつてこの肩部においても十分な耐圧を確保することができる。したがつて、この肩部における絶縁耐圧を増加し、肩部でのゲート絶縁破壊を防止することができる。また、寄生トランジスタ効果を低下することができ、さらに単結晶シリコン層へのストレス減少のため欠陥の誘起を小さくすることができる。

【0074】

また、ゲート絶縁膜2の形成のプロセスに関しては、従来に比べ単に気相合成による成膜工程が加わるだけであるので、プロセスが複雑化せず、したがつてコスト上有利になり、歩留まりの低下も抑えることができる。

また、メサ型分離法によつて単結晶シリコン層を分離しているので、単結晶シリコン層を容易にかつ分離領域も狭く形成することができ、したがつてこの単結晶シリコン層を用いたトランジスタからなる画素スイッチング用TFT30や駆動回路用TFT31を、良好に形成することができる。

【0075】

また、特にこのようにして得られる画素スイッチング用TFT30や駆動回路用TFT31のトランジスタ構造にあつては、例えばダブルゲート構造のように半導体層1a上に複数のゲート電極を複数形成した場合、図16、図17に示したようなエッチ残り42aによるゲート電極42、42間の短絡といった不都合が防止されたものとなる。すなわち、本発明においては、図13(a)に示したように半導体層1aに熱酸化膜2aを形成した後、図13(b)に示したようにこの上に気相合成法で気相合成絶縁膜2bを形成するので、熱酸化膜2aの側部における下端部2Aが細くなっても、この細くなった部分をも覆って気相合成絶縁膜2bを形成することにより、下端部2A上にエッチ残りが生じ易くなるような内側に大きく凹んだ部分が形成されず、したがってエッチ残りに起因するゲート電極42、42間の短絡が防止されるのである。

【0076】

なお、本実施形態の液晶パネルでは、前述したように画素スイッチング用TFT30についてはLDD構造を有するものとしたが、低濃度ソース領域1bおよび低濃度ドレイン領域1cを設けなくてもよく、また、低濃度ソース領域1bおよび低濃度ドレイン領域1cに不純物イオンの打ち込みを行わないオフセット構造を採用してもよい。また、ゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソースおよびドレイン領域を形成するセルフアライン型のTFTとしてもよい。

【0077】

また、本実施形態の液晶パネルでは、画素スイッチング用TFT30の走査線3aの一部からなるゲート電極を、ソース・ドレイン領域間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）あるいはトリプルゲート以上でTFTを構成すれば、チャネルとソース・ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、これらのゲート電極の少なくとも1個をLDD構造あるいはオフセット構造にすれば、より一層、オフ電流を低

減でき、安定したスイッチング素子を得ることができる。なお、このように2個以上のゲート電極を配置した場合、前述したようにエッチ残りに起因するゲート電極42、42間の短絡が防止されているものとなる。

また、本実施形態の液晶パネルでは、画素スイッチング用TFT30をNチャネル型としたが、Pチャネル型を用いても良く、さらにはNチャネル型とPチャネル型の両方のTFTを形成しても良い。

【0078】

また、本実施形態の液晶パネルでは、TFTアレイ基板10の非表示領域に駆動回路用TFT31が設けられているものとしたが、非表示領域に駆動回路用TFT31が設けられていないものとしてもよく、とくに限定されない。

また、本実施形態の液晶パネルでは、画素スイッチング用TFT30を構成する半導体層と駆動回路用TFT31を構成する半導体層とを、同じ層厚としたが、異なる層厚としてもよい。

さらに、本実施形態の液晶パネルでは、TFTアレイ基板10は、SOI技術が適用されたものとしたが、SOI技術を適用したものでもなく、とくに限定されない。また、単結晶半導体層を形成する材料としては、単結晶シリコンに限定されるものではなく、化合物系の単結晶半導体などを使用してもよい。

【0079】

なお、本実施形態の液晶パネルでは、TFTアレイ基板10における基板本体10Aとして石英基板、ハードガラス等の透光性のものを用い、また遮光層11aを形成して画素スイッチング用TFT30に向かう光を遮断し、画素スイッチング用TFT30に光が照射されるのを防止して光リーク電流を抑えるようにしたが、基板本体10Aとして非透光性のものを用いることもでき、その場合には遮光層11aの形成を省略してもよい。

【0080】

また、本実施形態の液晶パネルでは、蓄積容量70を形成する方法として、半導体層との間で容量を形成するための配線である容量線3bを設けているが、容量線3bを設ける代わりに、画素電極9aと前段の走査線3aとの間で容量を形成しても良い。または、第1蓄積容量電極1fを形成する代わりに、容量線3b

の上に、薄い絶縁膜を介して別の蓄積容量電極を形成しても良い。

また、画素電極 9 a と高濃度ドレイン領域 1 e とは、データ線 6 a と同一の A 1 膜や走査線 3 a と同一のポリシリコン膜を中継して電氣的に接続する構成としてもよい。

また、遮光層 11 a はポリシリコン膜 3 と接続されているが、図 10 (d) に示したデータ線に対するコンタクトホール 5 の形成工程と同時にコンタクトホールを形成し、金属膜 6 と接続しても良い。また、遮光層 11 a の電位を固定するために、上述したような各画素毎にコンタクトを取らず、画素領域の周辺で一括して接続をしても良い。

【0081】

また、本実施形態の液晶パネルにおいては、TFTアレイ基板 10 上に、さらに製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。

また、データ線駆動回路 101 および走査線駆動回路 104 を TFTアレイ基板 10 の上に設ける代わりに、例えば TAB (Tape Automated Bonding) 基板上に実装された駆動用 LSI に、TFTアレイ基板 10 の周辺部に設けられた異方性導電フィルムを介して電氣的および機械的に接続するようにしてもよい。

さらに、対向基板 20 の投射光が入射する側および TFTアレイ基板 10 の出射光が出射する側に各々、例えば、TN (Twisted Nematic) モード、VA (Vertically Aligned) モード、PDLC (Polymer Dispersed Liquid Crystal) モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方角で配置される。

【0082】

なお、本発明のトランジスタを備えた電氣光学装置としての液晶パネルは、反射型の液晶パネルにも、透過型の液晶パネルにも適用可能である。

また、前記の液晶パネルにおいては、例えばカラー液晶プロジェクタ (投射型表示装置) に適用することができる。その場合、3 枚の液晶パネルが RGB 用のライトバルブとして各々用いられ、各ライトバルブには各々 RGB 色分解用のダ

イクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。したがって、前記の実施形態では、対向基板 20 に、カラーフィルタは設けられていない。しかしながら、遮光膜 23 の形成されていない画素電極 9a に対向する所定領域に、RGB のカラーフィルタをその保護膜とともに対向基板 20 上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態における液晶パネルを適用できる。

【0083】

さらに、対向基板 20 上に 1 画素に 1 個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶パネルが実現できる。さらにまた、対向基板 20 上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、RGB 色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付対向基板によれば、より明るいカラー液晶装置が実現できる。

【0084】

なお、本発明のトランジスタを備えた電気光学装置としては、前記の液晶パネルに限定されることなく、有機エレクトロルミネッセンス装置、電気泳動装置、プラズマディスプレイ装置等にも適用可能である。

また、本発明の半導体装置は、前記の画素スイッチング用 TFT 30 のような、ゲート絶縁膜 2 を単結晶シリコン層（単結晶半導体層）の熱酸化による熱酸化膜 2a と気相合成絶縁膜 2b との少なくとも二層からなる積層構造としたトランジスタを有したものであり、このようなトランジスタを有したものであれば、メモリ等いずれの半導体装置にも適用可能である。

【0085】

[電子機器]

前記実施形態の製造方法で得られた液晶パネルを備える電子機器の例について説明する。

図 14 は、前記実施形態の電気光学装置（液晶装置）を用いた電子機器の他の例としての、携帯電話の一例を示す斜視図である。図 14 において、符号 100

0 は携帯電話本体を示し、符号 1 0 0 1 は上記の液晶装置を用いた液晶表示部を示している。

図 1 5 に示す電子機器（携帯電話）にあっては、上記各実施形態の液晶装置を備えたものであるので、信頼性の高い優れた表示部を備えた電子機器となる。

【 0 0 8 6 】

また、本発明の電子機器としては、携帯電話以外にも、例えば投射型表示装置や、前記の液晶表示装置を用いた液晶表示部を有する腕時計型電子機器、さらにはワープロ、パソコンなどの携帯型情報処理装置にも適用可能である。

なお、本発明の技術範囲は上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であるのはもちろんである。

【図面の簡単な説明】

【図 1】 本発明の電気光学装置の一例である液晶パネルの平面図である。

【図 2】 図 1 の A - A' 断面図である。

【図 3】 図 1 の B - B' 断面図である。

【図 4】 (a) ~ (c) は電気光学装置の製造工程図である。

【図 5】 (a) ~ (b) は電気光学装置の製造工程図である。

【図 6】 (a) ~ (d) は電気光学装置の製造工程図である。

【図 7】 (a)、(b) は電気光学装置の製造工程図である。

【図 8】 (a) ~ (d) は電気光学装置の製造工程図である。

【図 9】 (a) ~ (e) は電気光学装置の製造工程図である。

【図 1 0】 (a) ~ (d) は電気光学装置の製造工程図である。

【図 1 1】 (a) ~ (c) は電気光学装置の製造工程図である。

【図 1 2】 (a) ~ (c) は電気光学装置の製造工程図である。

【図 1 3】 (a)、(b) はゲート絶縁膜形成工程の要部拡大図である。

【図 1 4】 電子機器としての携帯電話の一例を説明するための図である。

【図 1 5】 従来の熱酸化膜からなるゲート絶縁膜の要部断面図である。

【図 1 6】 ダブルゲート構造を模式的に示す平面図である。


【図 1 7】 課題を説明するための要部断面図である。

【符号の説明】


- 1 a…半導体層（単結晶半導体層）、1 a'、1 k'…チャネル領域、
- 1 b、1 g…低濃度ソース領域（ソース側 LDD 領域）、
- 1 c、1 h…低濃度ドレイン領域（ドレイン側 LDD 領域）、
- 1 d、1 i…ソース領域（高濃度ソース領域）、
- 1 e、1 j…ドレイン領域（高濃度ドレイン領域）、
- 1 f…第 1 蓄積容量電極、
- 2…ゲート絶縁膜、2 a…熱酸化膜、2 b…気相合成絶縁膜、
- 3 0…画素スイッチング用 TFT（スイッチング素子）、
- 3 1…駆動回路用 TFT（スイッチング素子）

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】



【図 5】




【図 6】




【図 7】


(a)




(b)




【図 8】




【図 9】




【図 10】




【圖 1 1】




【図 12】




【図 13】




【図 14】




【図 15】



【図 16】



【図 17】



【書類名】 要約書

【要約】

【課題】 十分な耐圧を有し、しかも容易なプロセスで形成することのできるゲート絶縁膜を備え、さらに高温での結晶化処理を不要にしたトランジスタとその製造方法、及びこのトランジスタを備えた電気光学装置、半導体装置、電子機器を提供する。

【解決手段】 単結晶半導体層 1 a と、単結晶半導体層 1 a 上に設けられたゲート絶縁膜 2 とを少なくとも備えてなる。ゲート絶縁膜 2 が、単結晶半導体層 1 a 上に形成された熱酸化膜 2 a と、この熱酸化膜 2 a 上に形成された少なくとも一層の気相合成絶縁膜 2 b とを有している。

【選択図】 図 7

認定・付加情報

特許出願の番号	特願 2003-199207
受付番号	50301198142
書類名	特許願
担当官	大井 智枝 7662
作成日	平成 15 年 7 月 29 日

<認定情報・付加情報>

【特許出願人】

【識別番号】	000002369
【住所又は居所】	東京都新宿区西新宿 2 丁目 4 番 1 号
【氏名又は名称】	セイコーエプソン株式会社

【代理人】

申請人

【識別番号】	100107836
【住所又は居所】	東京都新宿区高田馬場 3 丁目 2 3 番 3 号 OR ビ ル 志賀国際特許事務所
【氏名又は名称】	西 和哉

【代理人】

【識別番号】	100064908
【住所又は居所】	東京都新宿区高田馬場 3 丁目 2 3 番 3 号 OR ビ ル 志賀国際特許事務所
【氏名又は名称】	志賀 正武

【選任した代理人】

【識別番号】	100101465
【住所又は居所】	東京都新宿区高田馬場 3 丁目 2 3 番 3 号 OR ビ ル 志賀国際特許事務所
【氏名又は名称】	青山 正和

特願 2 0 0 3 - 1 9 9 2 0 7

出 願 人 履 歴 情 報

識別番号

[0 0 0 0 0 2 3 6 9]

1. 変更年月日

1 9 9 0 年 8 月 2 0 日

[変更理由]

新規登録

住 所

東京都新宿区西新宿 2 丁目 4 番 1 号

氏 名

セイコーエプソン株式会社